eBRAIN-J
 




書籍名 第42回ISSEC先進デバイス技術シンポジウム論文集
Wire Bonding 技術が支える SiP と MCP
No.330708211
定価 ¥32,400(本体価格30,000円、消費税2,400円)
著者 T.趣旨説明
(有)エー・アイ・ティ 代表取締役  加藤凡典氏
U.高難度アプリケーション 〜薄ダイ/オーバーハング・低ループ対応〜
キューリック・アンド・ソファ・ジャパン梶@ 技術部長 糟谷孝滋氏
V.狭ピッチ対応ボンディング技術
(株)カイジョー ボンダー事業部 開発グループ 基礎技術チーム・チームリーダー 間島 奨氏
W.狭ピッチ対応の金線技術
田中電子工業(株) 技術部 部長 向山光一郎氏
X.低コストボンディングワイヤ材料の開発
 新日本製鐵(株) 先端技術研究所 主幹研究員 工学博士 宇野智裕氏
Y.Chip Stack 対応 DAFの開発 〜次世代Die Attach Filmの開発動向〜
リンテック(株) アドバンストマテリアルズ事業部門 企画/マーケティング統括部 篠田裕文氏
Z.3次元パッケージ設計検証による Wire Bonding 条件設定技術
(株)ルネサステクノロジ 生産本部 技術開発統括部 システムパッケージ設計部 BGA設計G 主任技師 松嶋弘倫氏
[.フラッシュメモリ用パッケージにおけるChip Stack 技術
(株)東芝 セミコンダクタ社 メモリパッケージ開発部 部長 田口英男氏
定価 ¥30,000
発行日など 2008年7月発行  B5版  190ページ  
内容   Wire Bonder のそのものの機能の向上はもちろん、Wire Bonding を使用したパッケージングの総合技術が現在のSiP、MCPの製造を可能にしています。 本シンポジウムでは、最先端のボンディング技術とそれをささえる材料技術を整理すると同時に今後のボンディング技術の発展性について議論します。 またボンディング条件設定技術やフラッシュメモリーのパツケージング技術も紹介していただくことになりました。
(有)エー・アイ・ティ 代表取締役  加藤凡典
目次 T.趣旨説明

U.3次元LSI技術への取り組み
 1.序論
 2.現行の3D-LSI技術
  2.1.イメージセンサ実装に応用した3D-LSI技術[5]
  2.2.プロセスフロー
  2.3.チップサイズパッケージ(CSP)
 3.次世代技術[6-14]
 4.試作例
 5.まとめ

V.DRAMメモリモジュールの開発状況と今後展開
 1.DRAMメモリモジュール誕生とその背景
 2.DRAMメモリモジュールの主仕様
  1)メモリモジュール製品の互換性確保について
  2)メモリモジュール外形サイズとピン数の最適化検討について
 3.DRAMメモリモジュールの標準化
 4.DRAMメモリモジュールの進化
  a)高速化・大容量化
  b)外形・サイズの変遷
  c)エルピーダメモリのDRAMメモリモジュールの開発状況
 5.DRAMメモリモジュールの将来展望

W.パワーモジュールパッケージの開発状況と今後の展開
 1.はじめに
 2.パワーモジュールへの要求特性
  2.1.パワーモジュールの絶縁設計
  2.2.大電流通電特性
  2.3.放熱性
  2.4.内部接合の信頼性(ワイヤ接合の長寿命化)
  2.5.内部接合の信頼性(はんだ接合部信頼性)
 3.パッケージ技術
  3.1.ケース型パッケージ
  3.2.樹脂封止型モジュール
 4.パワーデバイスのシステム化、冷却技術
 5.パワーモジュールパッケージの今後
  5.1.電力変換パワー密度のトレンドとSiデバイスの限界
  5.2.SiCパワーデバイス適用の効果
  5.3.SiC実用化の課題

X.次期PoPパッケージ向けインクジェット配線の現状と課題
1.まえがき
2.現状のPoPとその課題
3.銅ナノ粒子直描配線と両面電極パッケージの試作
4.新型両面電極パッケージ構造
5.まとめ

Y.3次元実装最新技術開発
 1.3Dパッケージの使用用途とその動向
 2.3Dパッケージの種類と区分け
 3.3Dパッケージングの主要技術
 4.3Dパッケージ技術の今後の開発トレンド
 5.まとめ

Z.民生機器のパワー回路における実装技術の課題
 1.PDPサステイン回路の概要とパワー半導体
 2.パワー半導体の動作と課題
  2.1.パネル駆動回路における半導体の課題
  2.2.低インダクタンス実装の原理とその効果
 3.今後期待されるパワー半導体のパッケージ形態
  3.1.安定動作と低ノイズ化の実現
 4.謝辞
 5.参考文献


カゴに入れる


© 2002 ISS Co.,Ltd. All rights reserved.